出品｜《态度》
作者｜御柳
编辑｜定西
连日刷屏。
近日，何庭波发表的“韬定律”引爆全网。晦涩难懂，却让人“不明觉厉”。网友感慨，“韬定律”直接改写了全球几十年来半导体规则和定律，评价之高，让国人扬眉吐气。
在摩尔定律即将走到尽头的时候，华为向全世界展示了另外条路的可能。2026年5月25日，华为发表了“（τ）定律”，这是中国在全球半导体领域首次提出指导产业发展的新原则。此时，摩尔定律已经走向了黄昏。
六十年来，半导体产业的进步几乎可以用一句话概括：把晶体管做得更小。戈登·摩尔在1965年的那个观察——单位面积晶体管数量每隔约两年翻一番——这不仅是一条技术规律，更成为整个行业的投资节拍器和竞争坐标系。
华为董事、半导体业务部总裁何庭波在2026国际电路与系统研讨会上坦率地说：\"摩尔定律在2005年就已经开始式微了，基本上也就再走10年，就会遇到非常重的物理边界的'墙'。华为公司先遇到这个'墙'。\"
（华为董事、半导体业务部总裁何庭波）
“先遇到”暗示了华为2020年遇到的制裁，同时也给出了判断：即便没有这个制裁，几何缩微本身也在逼近物理极限。当制程进入3nm、2nm甚至更小尺度，原子层面的量子效应开始主导器件行为，研发和制造成本呈指数级攀升，整条路线高度依赖EUV光刻等被少数巨头垄断的设备，形成了\"赢家通吃\"的格局。
但摩尔定律的本质从来都不是\"晶体管变小\"本身，而是变小之后带来的好处：更快的开关速度、更短的互连延迟、更低的功耗。何庭波认为，“摩尔定律的本质是要有更快更多的功能，一直以来空间上的微缩，是带来了时间上的微缩，更快地完成更多的功能。”
那么，当空间缩微的边际收益越来越薄，一个自然的问题浮现：能不能直接优化时间本身？
1、时间缩微：韬定律的核心主张
2026年5月25日，何庭波在ChinaXiv发表论文《A Time Scaling Theory for Multi-Layer Electronic Systems》，正式提出τ（韬）定律。其核心思想可以用一句话概括：将半导体进步的度量从\"空间上能缩多小\"转向\"时间上能压多短\"。
τ被定义为系统的特征时间常数，覆盖从晶体管开关（皮秒级）到数据中心工作负载完成（秒级）的十二个数量级。论文将其定位为\"自邓纳德缩放以来第一个为整个计算堆栈建立统一优化目标的缩放原理\"。
这个框架的革命性在于：它不再把芯片性能归结为某一层的指标（制程节点、时钟频率、TOPS算力），而是把整个系统——从晶体管到封装、从互连到软件协议——放进同一张时间账本里。哪一层的时间被卡住了，下一笔投入就应该压缩哪一段时间。
论文指出，AI系统约80%的时间花在等待数据传输和同步上，约70%的硬件面积被互连和存储占据。单纯提升计算单元的峰值算力，对系统整体延迟的贡献边际递减。真正的瓶颈不在\"算得快不快\"，而在\"数据到不到位\"。超过70%的成本和80%的功耗都源于存储和数据通信——这就说明了为什么\"时间思维\"比\"空间思维\"更切中要害。
“韬定律”不仅仅是个理论构想。何庭波表示，华为用了6年的实践，做了300多个芯片，日韩高清一区包括麒麟手机、自动驾驶、鲲鹏、昇腾在通用计算和AI计算领域都要有自己重新设计的芯片。“这是在韬微缩的指导下华为重要产品重新回到消费者和客户的视野。千千万万的用户用到了这些产品，我才能更加明确地向整个产业界发表韬定律。”
2、逻辑折叠：在固定制程上实现性能跃迁
“韬定律”的第一个标志性技术实现是\"逻辑折叠\"（LogicFolding）。
按论文定义，LogicFolding是\"一种将数字、模拟和存储电路分布到垂直堆叠有源层的方法\"，通过超细间距混合键合，把原本在平面上拉长的关键路径折到三维空间里。它不同于传统3D堆叠（如HBM）只是将存储器堆在逻辑芯片上方，而是将逻辑电路本身进行拓扑重构，拆分并分布到多个垂直堆叠的活动层上。
这个过程好比将一个平面摊开的城市改造成拥有立交桥和地铁的立体城市——数据流可以通过更短的垂直路径在不同功能区之间穿梭，极大缩短关键路径长度，从而降低互连RC延迟，收紧时钟偏斜。
论文中给出的Kirin 2026量产数据已经非常的具体了。
从2023年麒麟9000s的2.6GHz，到2025年麒麟9030 Pro的2.75GHz，平面架构下频率提升缓慢。但2026年引入LogicFolding后出现阶跃式跳升至3.1GHz，此后每年按约9-10%速度攀升，预计2029年达到4GHz。
在成熟制程上通过创新的3D集成实现性能跃迁，这是\"换道超车\"的具体体现。
3、产业分工被打破 新的游戏规则在诞生
论文讨论了一个更深层的产业趋势：逻辑和存储的\"重新融合\"（Re-Fusion）。
在8086时代，处理器和内存通过标准化总线分离，两个产业独立发展了四十年。但在AI时代，这种分离正成为系统τ的最大瓶颈。HBM、混合键合、3D堆叠SRAM，本质上都是逻辑和存储重新靠近的信号。论文明确提出，AI系统优化的下一步是将计算推向存储（compute-in/near-memory），打破几十年来的产业分工边界。
这意味着AI硬件竞争不再只是逻辑芯片公司的游戏。存储厂商、封装厂商、光互连厂商、EDA工具链，都在重新分配价值链上的权重。投资逻辑也随之转变——从\"押注全球龙头的制程竞赛\"转向\"拥抱全链条的系统级创新\"。先进封装、新材料、国产EDA、高端PCB板材，每一个环节都可能成为新的价值高地。
有芯片专家评论称：\"韬定律的思路还是有效的，很厉害，其实还是系统级优化，他们真是通信的基因到灵魂深处了。\"这个评价精准地点出了韬定律的底色——它是华为将三十年通信系统工程的方法论，迁移到半导体领域的产物。
“韬定律”的提出，标志着半导体竞争坐标系的一次重大转移。过去的竞争是线性的：谁先到下一个制程节点，谁就领先。这是一场只有少数玩家有资格参与的军备竞赛，台积电、三星、英特尔之外的企业几乎没有发言权。
而韬定律开辟的竞争是多维的：制程仍然重要，但它只是时间账本上十二个数量级中的一层。先进封装、光互连、存储架构、总线协议、系统软件——每一层都可能成为压缩τ的突破口。这意味着更多企业、更多技术路线有机会参与竞争，产业生态从\"金字塔\"走向\"网络\"。
对中国半导体产业而言，这是一个结构性机遇。当竞争维度从单一制程扩展到全系统时间优化时，封装、材料、设备、EDA、光电集成等每一个环节都成为价值创造的新战场。不再是\"追不上EUV就永远落后\"的单行道，而是\"在多个维度上同时推进\"的系统工程。
何庭波在演讲最后说：\"未来4年或5年，10年的加速度我们是可以跟另外一条道路完全可以相比的。\"
\"我们不会越来越远，只会越来越好。\"